Verification of integer multipliers on the arithmetic bit level

One of the most severe short-comings of currently available equivalence checkers is their inability to verify integer multipliers. In this paper, we present a bit level reverse-engineering technique that can be integrated into standard equivalence checking flows. We propose a Boolean mapping algorithm that extracts a network of half adders from the gate netlist of an addition circuit. Once the arithmetic bit level representation of the circuit is obtained, equivalence checking can be performed using simple arithmetic operations. Experimental results show the promise of our approach.

Metadaten
Verfasserangaben:	Dominik Stoffel, Wolfgang Kunz
URN:	urn:nbn:de:hebis:30-25206
ISBN:	0-7803-7249-2
Titel des übergeordneten Werkes (Deutsch):	Proceedings of the 2001 IEEE/ACM international conference on Computer-aided design, (ICCAD) Nov. 2001, San Jose CA, USA
Dokumentart:	Wissenschaftlicher Artikel
Sprache:	Englisch
Datum der Veröffentlichung (online):	21.03.2006
Jahr der Erstveröffentlichung:	2001
Veröffentlichende Institution:	Universitätsbibliothek Johann Christian Senckenberg
Datum der Freischaltung:	21.03.2006
Erste Seite:	183
Letzte Seite:	189
Quelle:	Proceedings of the 2001 IEEE/ACM international conference on Computer-aided design, (ICCAD) Nov. 2001, San Jose CA, USA, Pages: 183 - 189 ; ©2001 IEEE ; ISBN:0-7803-7249-2
HeBIS-PPN:	226076571
Institute:	Informatik und Mathematik / Informatik
DDC-Klassifikation:	0 Informatik, Informationswissenschaft, allgemeine Werke / 00 Informatik, Wissen, Systeme / 004 Datenverarbeitung; Informatik
Lizenz (Deutsch):	Deutsches Urheberrecht

Open Access